Предыдущая страница реферата | 1  2  3  4  5  6  7  8 | Следующая страница реферата

Функциональная схема:

См. рис.

В первый такт обмена на AD0-15 устанавливаются младшие 16 бит адреса памяти или адрес внешнего устройства, сопровождается эта информация сигналом ALE. Во втором такте обмена выставляются данные, которые сопровожда- ются сигналом DEN. ALE и DEN управляют регистрами-защелками. AD16/ST3-
AD19/ST6 – мультиплексированные линии адреса состояния.

В первый такт обмена выдается 4 старших разряда адреса памяти, а при обращении к внешнему устройству – нули. Во втором такте выдаются сигналы состояния МП, причем сигналы ST3-ST4 определяют сегментный регистр участвующий в формировании физического адреса.
|ST3 |ST4 |Рег. |
|0 |0 |ES |
|1 |0 |SS |
|0 |1 |CS |
|1 |1 |DS |

Сегментные регистры. Участвуют в формиро- вании физического адреса.

ST5 – дублирует состояние флага разрешения прерываний.
BHE – разрешение старшего байта. Работает совместно с сигналом А0, обеспечивая механизм передачи информации по ШД.
|BHE |A0 |Вид передачи данных |
|0 |0 |Передается 16-ти битное слово |
|0 |1 |Передается старший байт AD8-AD15 |
|1 |0 |Передается младший байт AD0-AD7 |
|1 |1 |Нет обращения |

RD –сигнал чтения.
WR – сигнал записи.
M/IO – обращение к памяти или внешним устройствам.
DT/R – направление передачи информации:

«1» - в МП; «0» - из МП.
INTA, INTR – запрос на маскируемое прерывание (INTA – подтверждение прерывания).
NMI – запрос на немаскируемое прерывание.
HOLD – запрос на переход в режим прямого доступа к памяти.
HLDA – подтверждение захвата шины.
TEST – проверочный вход, используется в команде WAIT для организации холостых тактов: «1» - МП выполняет «0», с периодичностью 5 Т проверяет состояние этого сигнала.
MN/MX – минимальный / максимальный режимы, определяющие конфигурацию вычислительной системы. MN- ограничение объема памяти и т.д.

Архитектура МП.

МП содержит в своем составе 14 регистров общего назначения.
AX=AH+AL
BX=BH+BL
CX=CH+CL
DX=DH+DL

Все остальные регистры общего назначения являются неделимыми:
SP используются при обращениях к стеку для хранения
BP адресной информации
SI при обращении к памяти или внешнему устройству
DI

Сегментные регистры:
CS – определят начальный адрес сегмента кода в котором хранится программа;
SS – хранит начальный адрес сегмента стека;
DS – начальный адрес сегмента данных;
ES – начальный адрес дополнительного сегмента под данные;
IP – хранит смещение очередной команды переданной для выполнения.

DA=CS+IP
F- регистр флагов

19 0
|A |B|C|D |0|

+
19 0
|0|1|2|3|4|

|A |C|F|0|4|

При суммировании может возникать перенос из разряда A19 в A20. Этот перенос игнорируется. Аналогичную кольцевую организацию имеет каждый сегмент. При выборке команда: CS +IP = ФА команды. При обращении к стеку: SS +SP =ФА стека.

Обращение к данным может производиться из любого сегментного регистра: DS (SS,CS,ES) +EA = ФА данных. EA – эффективный адрес, константа, указанная в программе.

К данным можно обратиться через индексные регистры SI и DI; причем индексный регистр хранит смещение на адрес ячейки памяти, откуда данные можно извлечь. А DI хранит смещение на адрес ячейки памяти, куда данные можно направить: DS(SS,CS,ES) +SI=ФА данных; ES+DI =ФА данных. Обращение через регистр BX: ES(CS,SS,DS)+BX= ФА данных. Такая модульная организация памяти посегментно позволяет писать программы в виде отдельных модулей.

Структурная схема на основе К1810.

При организации вычислительной машины нужно решить следующие задачи:

1) разделить адресные сигналы и сигналы данных;

2) сформировать необходимые управляющие сигналы.

Первая задача решается с помощью буферных регистров К1810ИР82 и шинных формирователей К1810ВА86(87). Вторая задача несколько сложнее и зависит от сложности решаемых задач разрабатываемой микропроцессорной системы. Сложность задачи определяет нужные объемы памяти и количество устройств ввода / вывода. Поэтому МП К1810ВМ86 может работать в двух режимах: минимальный и максимальный. Минимальный позволяет организовывать вычислительные и управляющие системы, имеющие ограниченные объемы памяти и малое количество внешних устройств.

Структурная схема в минимальном режиме

Рекомендуем скачать другие рефераты по теме: шпоры по уголовному, электронный реферат.





Предыдущая страница реферата | 1  2  3  4  5  6  7  8 | Следующая страница реферата