Блок целочисленной арифметики
| Категория реферата: Рефераты по информатике, программированию
| Теги реферата: реферат мова, изложение язык
| Добавил(а) на сайт: Юния.
Предыдущая страница реферата | 1 2 3 4 5 6 7 8 9 10 11 | Следующая страница реферата
P4
7 0
1
8
0
1
P15
2 1 3
1
y2
13
11
8 1 13 y13
1
0 1
12 y11
0 8
0
0 3
1
10 у13
конец
Рис. 2.
4. Функциональная схема операционной части устройства
На Рис. 3. представлена функциональная схема операционной части (ОЧ) на
регистрах и мультиплексорах. В схему из УЧ подаются 15 импульсных
управляющих сигналов с длительностью, равной 50 нс, причем часть
управляющих сигналов ( у2 , у3 , у12 ) подаются на входы синхронизации
регистров и одновременно участвуют в формировании сигналов на
информационных входах триггеров с помощью различных комбинационных схем.
Следовательно, во-первых, если время задержки упомянутых комбинационных
схем превышает значение 50 нс, то схемой пользоваться нельзя, так как к
моменту переключения триггеров сигналы на их информационных входах не
успеют сформироваться. Например, сигнал у3 должен иметь длительность, достаточную для того, чтобы успели сработать элементы 2,3 и4 ступеней
схемы, иначе в момент окончания у4 в RG2 зафиксируется неправильный
результат. Таким образом, в данной схеме длительность сигналов МО должна
определяться по времени выполнения самой длительной МО, которое при
заданной элементной базе превышает заданное значение.
Рекомендуем скачать другие рефераты по теме: сочинения по русскому языку, личные сообщения.
Категории:
Предыдущая страница реферата | 1 2 3 4 5 6 7 8 9 10 11 | Следующая страница реферата