Шифраторы, дешифраторы, триггеры

| Категория реферата: Рефераты по информатике, программированию
| Теги реферата: реферат по русскому, реферат по английскому
| Добавил(а) на сайт: Lebedev.

Аналогичным образом устойчиво также единичное состояние триггера, когда Q=Q’=1, благодаря обратным связям с прямых выходов нейронов к своим же положительным входам.

При отсутствии тактирующего сигнала (С=0) изменение информации на входах J и K не влияет на триггер. Допустим триггер находится в состоянии 0 и J=1, K=0. Пока С=0, то есть [pic], сигнала J не действует на положительный вход Нм, связанный с элементом ИЛИ, остаётся возбуждённым, так как J=1, а тормозящий вход гасится, так как К=0. В результате Нм возбуждается, то есть Q’=1. Этот сигнал не может возбуждать Нs пока С=1.
При снятии тактирующего сигнала высокий потенциал выхода Q’ поддерживает Нм в возбуждённом состоянии и одновременно возбуждает Нs, то есть получается
Q=1.

Таким образом, положительный перепад тактирующего сигнала переключает
Нм, а отрицательный перепад – Hs. В итоге после одного тактирующего импульса триггер переключается из состояния 0 в состояние 1.

В этом состоянии, когда Q=1, J=1, K=0, при повторном поступлении тактирующего сигнала состояние Нм, следовательно, и состояние всего триггера не изменится, так как при С=1, [pic]оба входа Нм остаются возбуждёнными, причём положительный вход от сигнала J, отрицательный вход от сигнала Q.

При соединении входов J и K с входом [pic]или при подаче на входы J и
K постоянного низкого потенциала (J=K=0) триггер изменяет своё состояние на противоположное при каждом поступлении тактирующего сигнала С, то есть превратиться в Т-триггер.

Работу описанного JK-триггера можно выразить следующим образом:

[pic]
, где Q(t) – состояние триггера в момент t.

Если на входы J и K триггера подавать инверсные значения сигналов, то триггер будет работать аналогичным образом. Для перехода в счётный режим необходимо на эти входы подавать сигнал 1 или объединить их со сходом С.

На рисунке 2-8 показан вариант JK-триггера, где используются однополярные тактирующие сигналы C и все выходы работают по позитивной логике.

Можно привести множество других вариантов триггеров, построенных на
ПЭ и ФН различных типов.

ИСПОЛЬЗОВАННАЯ ЛИТЕРАТУРА

1. С.О.Мкртчян «Проектирование логических устройств ЭВМ на нейронных элементах», Москва, «Энергия», 1977, Стр.74-78

2. С.О.Мкртчян «Проектирование логических устройств ЭВМ на нейронных элементах», Москва, «Энергия», 1977, Стр.40-49

--------------------
Рис. 1. Синхронный Рис. 2. Асинхронный дешифратор на три дешифратор на три входа входа

Рис. 3. Асинхронный дешифратор на однотипных ПЭ входа входа

Рис. 4. Асинхронный
Восьмерично-двоичный шифратор

Рис. 5. Синхронный восьмерично-двоичный шифратор на МЭ

Рис. 6. Электрическая схема восьмерично-двоичного шифратора на переключателях тока

Рис. 2-1. Асинхронные RS-триггеры

Рис 2-2. Синхронные RS-триггеры

Рис. 2-3. Простые RSD-триггеры (защёлки)

Рис. 2-4. Счётный триггер на МЭ

Рис. 2-5. T-триггеры типа MS на ФН

Рис. 2-6. D-триггер типа MS с парафазным входом

Рис. 2-7. JK-триггер типа MS на ФНО