Устройство дистанционного управления сопряженное с шиной компьютера IBM PC

| Категория реферата: Рефераты по информатике, программированию
| Теги реферата: реферат трудовой, древния греция реферат
| Добавил(а) на сайт: Слатин.

Структурная схема блока вывода, который может быть установлен как в
ДП для передачи сигналов ТУ, так и на приемном пункте для передачи сигналов
ТС, показана на рис. 3. Сигналы ТУ (ТС) в виде кодовых комбинаций, имеющих адреса и тексты, подаются через распределительное устройство РУ на преобразователь кода ПК. Это преобразование обусловлено тем, что сигналы ТУ подаются с клавиатуры на РУ в параллельном коде, а передавать сигналы управления по одной линии связи к приемному пункту необходимо в последовательном коде. В формирователе кодовых сигналов ФКС для повышения помехоустойчивости в кодовую комбинацию добавляются синхронизирующие и контрольные импульсы используемого кода. Импульсы кода преобразуются в модуляторе М для передачи по линии связи к РПДУ. Алгоритм работы узлов блока вывода задается устройством управления УУ, тактовые импульсы вырабатываются генератором ГТИ.

Структурная схема блока ввода.

[pic]

4

Структурная схема блока ввода представлена на рис. 4. Сигнал с линии связи подается на демодулятор Д, с выхода которого последовательность импульсов преобразуется в преобразователе кода ПК в параллельные кодовые комбинации. Эти кодовые комбинации записываются в устройстве центральной памяти УЦП. Адресная часть этих кодовых комбинаций подается на устройство управления УУ, а тексты с выхода УЦП— в устройства индивидуальной памяти
ИП1— ИПn каждого управляемого канала. Запись в устройства памяти ИП1— ИПn проводится по соответствующему сигналу от УУ. В соответствии с выбранным кодом устройство защиты кодов УЗК вырабатывает сигнал запрета или разрешения на прием неискаженных кодовых комбинаций. Синхронизация генератора тактовых импульсов ГТИ осуществляется от селектора тактовых импульсов СТИ.

Рассмотренные методы и способы дистанционного управления и контроля имеют ряд существенных недостатков:

1) При дистанционном управлении с помощью ИК лучей невозможно осуществлять управление РПДУ, находящегося в другом помещении, а ведь передатчики именного из-за своего вредного ВЧ излучения переносятся в более отдаленные помещения.

2) Устройства дистанционного управления и контроля достаточно громоздки, обладают ограниченным набором функций и команд, трудно поддаются модернизации. Из-за сложности конструкции обладают низкой ненадежностью и ремонтопригодностью.

Эти недостатки устраняются в компьютерных системах дистанционного управления и контроля. Такие системы имеют следующие преимущества: малые габариты и высокая надежность, программное управление, стандартная шина управления, возможность наращивания и модернизации, а также простота обслуживания.

СИСТЕМА ДИСТАНЦИОННОГО УПРАВЛЕНИЯ ПЕРЕДАТЧИКОМ, СОПРЯЖЕННАЯ С ШИНОЙ

КОМПЬЮТЕРА IBM PC

В данной дипломной работе разработана компьютерная система дистанционного управления УКВ ЧМ радиовещательным передатчиком типа HF-
1000. Данный способ позволяет использовать компьютер IBM PC АТ в качестве устройства, вырабатывающего команды управления. Система состоит из двух модулей: платы сопряжения и исполнительного устройства (см. рис.). Плата сопряжения вставляется в стандартный слот расширения системной шины компьютера IBM PC AT и управляется программным способом. Исполнительное устройство смонтировано в отдельном корпусе с автономным источником питания и соединяется с платой сопряжения с помощью 8-жильного кабеля через оптоэлектронную развязку. Команды управления поступают на передатчик по кабелю длиной до 300 м.

1 Системная шина компьютера IBM PC.

Системная шина IBM PC представляет собой расширение шины микропроцессора фирмы Intel. Используемые ИС совместимы с транзисторно- транзисторной логикой (ТТЛ), помимо сигнальных выводов имеются выводы для подачи питания +5 В и +12 В и соединения с общим проводом. На рис. 5 показана разводка выводов системной шины IBM PC – в общей сложности 62 вывода. Все сигналы имеют активный высокий уровень во всех случаях, кроме оговоренных отдельно.

А0—А19. Это 20 выводов адресов памяти и устройств ВВ. А0 – младший значащий разряд (МЗР), А19 – старший (СЗР). Сигналы для этих линий формируются либо процессором , либо контроллером прямого доступа к памяти.

D0—D7. Эти восемь выводов образуют двустороннюю шину данных. D0 – младший разряд, D7 – старший. Во время цикла записи микропроцессор выдает информацию на шину данных по сигналу записи в порт ВВ (IOW) или в память
(MEMW), которые тактируют подачу данных в порт ввода-вывода или в память.
Во время цикла чтения с шины порт ввода-вывода или память должны направлять информацию на шину данных по сигналу чтения с порта ВВ (IOR) или чтения из памяти (MEMR), которые служат для занесения данных в буфер микропроцессора.

MEMR, MEMW, IOR, IOW. Эти сигналы с активным низким уровнем управляют операциями чтения и записи. Они могут выдаваться процессором или контроллером ПДП.

ALE (разрешение регистра адреса). На системной шине PC сигнал ALE указывает на начало шинного цикла, который инициируется процессором. Когда этот сигнал выставлен, по системной шине данных не будет передаваться адресная информация.

AEN (разрешение адреса). Этот сигнал выдается контроллером ПДП и указывает, что идет выполнение цикла прямого доступа к памяти. Обычно он служит для блокировки логики декодирования порта ВВ во время цикла прямого доступа к памяти. Это необходимо для того, чтобы адрес прямого доступа к памяти не был случайно использован в качестве адреса ВВ. Такая ситуация в принципе может возникнуть, поскольку управляющие линии IOR и IOW могут переходить в активное состояние во время цикла ПДП.

OSC (сигналы задающего генератора), CLOCK. OSC – высоко- частотный системный синхросигнал с периодом повторения 70 нс (частота 14,31818 МГц) и коэффициентом заполнения 0,5. Частота сигнала CLOCK равна одной трети частоты задающего генератора (4,77 МГц). Она является рабочей частотой микропроцессора Intel .

IRQ2—IRQ7 (запросы на прерывание). Устройства ввода-вывода используют шесть линий ввода для генерирования запросов на прерывание, направляемых процессору. Этим запросам присваиваются определенные приоритеты (IRQ2 задает высший приоритет, а IRQ7 – низший). Запрос на прерывание генерируется путем выдачи высокого логического уровня на линию IRQ и поддержания его до тех пор, пока прием этого сигнала не будет подтвержден процессором. Поскольку сигнал подтверждения прерывания (INTA), выдаваемый процессором, не появляется на системной шине, подтверждение обычно поступает по одной из линий порта ВВ, для чего используется команда OUT, выдаваемая подпрограммой обработки прерываний.

I/O CH RDY (готовность канала ВВ). Этот входной сигнал используется для инициирования периодов ожидания, с помощью которых увеличивается длительность шинных циклов микропроцессора при работе с «медленными» запоминающими и внешними устройствами.

I/O CH CK (проверка канала ВВ). Этот сигнал с активным низким уровнем служит для «информирования» процессора о том, что в данных, поступивших из памяти или от устройства ВВ, содержится ошибка, обнаруженная контролем по четности.

RESET DRV (инициирование сброса). Этот сигнал служит для сброса или установки в исходное состояние системной логики либо при включении питания, либо в том случае, когда после подачи питания обнаруживается, что один из уровней напряжения питания выходит за допустимые рабочие пределы. Этот сигнал синхронизируется срезом импульса OSC.

Схема системной шины ISA