Предыдущая страница реферата | 1  2  3  4  5  6  7  8  9 | Следующая страница реферата

Апериодические кодовые последовательности, который может генерировать n-разрядный регистр сдвига, имеют разрядность N=2n –1 бит. С помощью 4- разрядного регистра сдвига можно, следовательно, получить псевдослучайную последовательность с максимальной длиной 15 бит. Подобная схема представлена на рисунке 4.3.

[pic]Рисунок 4.3 Генератор псевдослучайных последовательностей с n=4 бит.

Для объяснения принципа действия схемы предположим, что регистр сдвига находится в состоянии х1=1 и х2=х3=х4=0. При поступлении первого тактового импульса информация сдвигается на разряд вправо. Так как после окончания тактового импульса у=х3(х4 =0, то первый каскад устанавливается в нуль. После первого тактового импульса получаем состояние х2=1 и х1=х3=х4=0. Поскольку у в этом случае еще остается равным нулю, то после второго тактового импульса в регистр сдвига опять будет введен нуль. После второго такта получим состояние х3=1 и х1=х2=х4=0. Но теперь у=1. В результате в следующем такте будет вводиться единица, т. е. х1=х4=1 и х2=х3=0, 15-й тактовый импульс опять устанавливает исходное состояние.
Естественно, что цикл может начаться с любого другого кода, в том числе и с запрещенного состояния, которое блокирует схему. Необходимо, следовательно, воспрепятствовать появлению этого кода при включении или сбое. Для этого можно применить логическое устройство, показанное на рисунке4.4.

[pic]

Рисунок 4.4

При появлении состояния 0000 на выходе элемента НЕ-ИЛИ устанавливается «1». Эта единица подается на вход регистра сдвига через элемент ИЛИ. Так как в нормальном режиме состояние 0000 не возникает, введенные дополнительные логические элементы не нарушают процесса функционирования.

Совершенно безразлично, с какого выхода снимается псевдостатическая последовательность, поскольку та же самая последовательность поступает с временным сдвигом с каждого выхода.

Таблица состояний 4-разрядного генератора последовательностей
|0 |1 |2 |3 |4 |5 |6 |7 |8 |9 |10 |11 |12 |13 |14 |15 | |Х1 |1 |0 |0 |1 |1
|0 |1 |0 |1 |1 |1 |1 |0 |0 |0 |1 | |Х2 |0 |1 |0 |0 |1 |1 |0 |1 |0 |1 |1 |1
|1 |0 |0 |0 | |Х3 |0 |0 |1 |0 |0 |1 |1 |0 |1 |0 |1 |1 |1 |1 |0 |0 | |Х4 |0
|0 |0 |1 |0 |0 |1 |1 |0 |1 |0 |1 |1 |1 |1 |0 | |у |0 |0 |1 |1 |0 |1 |0 |1
|1 |1 |1 |0 |0 |0 |1 |0 | |

Чтобы действительно достичь максимальной длины периода N=2n-1, необходимо подключить логические схемы цепей обратной связи к строго определенным выходам, во всяком случае к выходу последнего разряда. Какие еще выходы должны быть использованы в линиях обратной связи, зависит от разрядности регистра сдвига.

Для многих применений необходимо преобразовать цифровой шум в аналоговый. Для этого достаточно подключить к выходу фильтр нижних частот, частота среза которого мала по сравнению с тактовой частотой. Напряжение при этом становится тем больше, чем чаще появляются единицы. Значительно большая полоса частот шумов достигается в случае, когда все число, которое находится в регистре сдвига, вводится в цифро-аналоговый преобразователь.

Для реализации 4-разрядного регистра возьмем микросхему К555ИР19, которая представляет собой четырехразрядный параллельный регистр с D
–триггерами и буферными входами для разрешения записи данных EI. Условное обозначение регистра приведено на рисунке 4.5.

[pic]

Рисунок 4.5 Микросхема К555ИР19

Таблица состояний регистра КР55ИР19

[pic]

После того как мы сформировали маскирующую помеху необходимо преобразовать ее в аналоговую форму. Для этих целей применяется ЦАП.

Наиболее скоростные ЦАП имеют токовые аналоговые ключи. Поскольку сверхскоростной ОУ выполнить на этом же кристалле пока сложно, предпочтение отдается внешним дискретным ОУ, включаемым для преобразования выходного тока ЦАП в уровни выходного напряжения (0...Uшк). К преобразователям подобного рода относится ИС К594ПА1. Она представляет собой 12-разрядный
ЦАП параллельного двоичного входного кода в выходные уровни тока.

Схема ЦАП содержит три группы элементов, связанных между собой на выходе делителями тока. Каждая группа—это четырехразрядный ЦАП с суммированием токов. Выходной ток первого ЦАП непосредственно поступает на выход прибора. Выходные токи двух других ЦАП, образующие младшие разряды, поступают на выход через делители тока 1/16 и 1/128 (резисторы R15 и R17).
Масштабные резисторы R16 и R18 служат для создания цепи обратной связи внешнего ОУ. Таким приемом гарантируются малые дрейфы выходного напряжения
ЦАП, поскольку резисторы матрицы токов и масштабные резисторы для внешнего
ОУ изготовлены на одном кристалле. Резистор R21 служит для перевода
(смещения) ОУ в режиме двухполярного выходного сигнала. Отслеживающий усилитель У, транзистор УТ1 и резисторы Rэт и Rдиф образуют схему формирования опорного напряжения, задающую смещение на общую базовую шину всех источников тока. Взвешивание разрядных токов внутри схемы ЦАП, выполняемое в два приема (в эмиттерных цепях транзисторов— источников тока используются резисторные матрицы как взвешенного типа в старших разрядах
(R—8R), так и лестничного типа R—2R в младших разрядах), позволило сузить в матрицах диапазон номиналов резисторов до 1 :4 вместо требуемого в матрицах с прямым взвешиванием диапазона 1 :2048. Для поддержания постоянной плотности токов через эмиттерные переходы источников токов с двоичным взвешиванием применены транзисторы, у которых площади эмиттеров пропорциональны токам соответствующих разрядов. Это позволяет сохранить постоянным падение напряжения на эмиттерных переходах вне зависимости от тока разряда и получить необходимую линейность.

Наличие в ИС резисторов обратной связи и резистора сдвига уровня ОУ позволяет применять ИС К594ПА1 в режимах однополярного и двухполярного выходных сигналов. На рисeнке приведена схема включения ЦАП в режиме однополярного сигнала для работы с ТТЛ цифровыми сигналами. В этой схеме резистор R19 (10,5 кОм) включается в цепь ООС ОУ. В режиме двухполярного выходного сигнала в цепь ООС ОУ включаются резисторы R19, R20, (10,5—2,5 кОм), а инвертирующий вход ОУ через резистор R21 присоединяется к источнику опорного напряжения через переменный резистор, который необходим для компенсации первичных ошибок ЦАП. ИС К594ПА1 может применяться и для преобразования цифрового кода, поступающего от КМОП ЦИС.

[pic]Рисунок 4.6 а)

[pic]

Рисунок 4.6 б)

а) —функциональная схема (/—источники токов; 2—схема формирования опорного напряжения; 3 — токовые ключи; 4 — схема сдвига (смещения) входных уровней; 5 — преобразователь Uи п ). Выводы: 1,2—резистор смещения:
3—токовый выход (1); 4, 5 — резисторы обратной связи Rоc1 и Rос2; 6 —общий;
7 ... 18 — цифровые входы; 19, 20—плюс Uип:21—инвертирующий вход ОУ;
22—неинвертирующий вход ОУ; 23—Uоп; СЗР—старший значащий разряд; МЗР — младший значащий разряд;

На рисунке приведена схема включения преобразователя для получения однополярного выходного тока, при этом напряжение питания Uип=5...15 В подключается к выводам 19 и 20. Входное напряжение логического «0» должно быть не более 0,3 Uип, а входное напряжение логической «1»—не менее 0,7
Uип.

Для получения выходного биполярного тока необходимо выход 1 через резистор 50Ом подключить к источнику опорного напряжения, вывод 2 соединить с выводом 3, а вывод ОУ подключить к выводу 5.

Рекомендуем скачать другие рефераты по теме: культурология, собственность реферат, доклад листья.





Предыдущая страница реферата | 1  2  3  4  5  6  7  8  9 | Следующая страница реферата