Методы уменьшения шумов и повышения помехоустойчивости электронных устройств

| Категория реферата: Рефераты по радиоэлектронике
| Теги реферата: век реферат, презентация дипломной работы
| Добавил(а) на сайт: Kolomnikov.

рис.4.Модель узла РСИ. [pic]

Принцип магистрали общего пользования был отклонен в начале исследований.Решили,что в новой системе узлы следует соединять индивидуальными связями,причем информация должна передаваться по каналам связи только в одном направлении.Узел получает информацию из входного канала в дешифратор адреса.Если сообщение адресовано данному узлу,оно через дешифратор поступает в промежуточную память FIFO с очередью типа "первым вошло-первым вышло" и далее проходит на прикладные схемы узла для обработки,например, микропроцессорами и транспьютерами.Если сообщение адресовано другому узлу,оно через проходную FIFO и переключатель передается в выходной канал к следующему узлу.Если ранее уже началась выдача обработанной информации из выходной FIFO,передача проходящей информации задерживается до окончания выдачи. Можно заметить,что узлы РСИ действуют подобно железнодорожному узлу:если со станции выходит поезд и выходной путь занят,то приходящий поезд направляют на запасной путь для отстоя;если же состав адресован именно этому узлу,то его вагоны сортируют и подают на разгрузочные пути.
Последний из цепочки узлов РСИ соединяется с первым узлом-образуется колечко из нескольких узлов связей.
Наименьшее колечко состоит из 2х узлов.Кольцеобразная структура позволяет любому узлу получать подтверждение в приеме своего сообщения.Для этого адресованный узел сразу же после приема сообщения вырабатывает эхо- сообщение и передает его в выходной канал,чтобы оно прошло по колечку к узлу, вызвавшему первичное сообщение.Предусмотрены специальные узлы- агенты,имеющие выходы на боковые каналы, для соединения с другими колечками иными устройствами, выполняемыми в других стандартах.При помощи интерфейсных агентов конкретная система может быть расширена добавлением новых колечек с образованием сети произвольной конфигурации.РСИ является открытой системой, все составляющие которой работают в едином логическом протоколе и не требуют чуждых интерфейсов.
[pic] рис.5.Применение системы РСИ.
У-узел РСИ,А-агент,М-агент-мост,П-агент-переключатель,
РС-рабочая станция в стандарте РСИ,VME-крейт VME,
ПК-персональный компьютер,
ПКР-персональный компьютер в стандарте РС,
Э-сеть Ethernet.

Слово "связный" в названии системы означает,что в стандарте предусмотрены логические средства для образования связной группы кэш-памятей,получающих идентичную обновленную информацию.Связность устанавливается программно при помощи кодов-указателей адресов тех узлов,которые должны войти в связную группу. Затем процессор,создавший новую информацию, быстро выполняет ее запись в основную память и в группу кэшей.
[pic] рис.6.Запомининие в кэшах связной кэш-строки при помощи кодов-указателей адресов.

Система РСИ-модульная,но не магистральная.Поскольку магистраль общего пользования в ней не понадобилась,из аббревиатуры МММИИУС исчезла одна буква М.Физический облик ММИИУС в стандарте РСИ может быть очень разнообразным:от персональной рабочей станции до суперкомпьютера,содержащего тысячи микропроцессоров,и транспьютеров;от одиночного персонального компьютера в комнате до информационной сети протяженностью десятки километров,объединяющей множество компьютеров и измерительно-управляющих устройств.Для компоновки аппаратурных систем в стандарте определены каналы связи 2х типов.Для передачи сообщений между модулями в стандартизованном каркасе служат 18 параллельных печатных линий на задней плате.Передачи между обособленными узлами выполняются последовательными кодами-по коаксиальному кабелю на расстоянии десятки метров или по оптоволоконному кабелю на километры и более.Скорости передач рекордные:при параллельной передаче 1 Гбайт/сек на частоте 250 МГц,при последовательной-1 Гбит/сек.
Объем полного адреса-64 разряда,причем наиболее значимые 16 разрядов выражают адрес узла в целом,поэтому в аппаратурной системе максимальное число узлов может быть равно 2[pic] =65536.Остальные 48 разрядов определяют допустимое число адресов в каждом узле-около 280 трлн. Если в каждом адресе хранить стандартное 64-разрядное слово данных,то максимальный объем информации в узле составит 1.8 трлн. авторских листов по 40.000 знаков или 3.8 млрд.книг "Советский
Энциклопедический словарь".На практике полный объем памяти не используют,но запас нужен для удобства программирования.Стандартом предусмотрены и малые дешевые системы с 32-разрядным адресом.В 1995 г. РСИ стал международным стандартом,он принят в качестве базовой системы в ВВС
США и в ВМФ США и Канады.Благодаря агентам-мостам аппаратура РСИ будет соединена со старыми магистрально-модульными системами и уже существующими сетями.
Говоря языком рекламы,РСИ-мост в ХХ1 век-век информатики,основанной на модульных открытых информационных сетях.

Симметричная многопроцессорная обработка.

Еще один пример фундаментальной компьютерной технологии,которая от уникальных вычислительных систем проложила себе путь к относительно массовым и недорогим платформам, используемым в локальных вычислительных сетях,-симметричная многопроцессорная обработка(Symmetric MultiProcessing-
SMP).

Сущность SMP

По сути,для многопроцессорной обработки всегда требуются и соответствующие аппаратные платформы,и операционные системы(ОС).Однако ОС могут использовать многопроцессорные платформы несколькими различными способами.
При асимметричной многопроцессорной обработке процессы прикладных программ назначаются конкретному процессу на аппаратной платформе.Нити каждого процесса должны ждать, пока назначенный им процессор не освободится.Такой метод, как правило,менее эффективен,чем симметричный метод.
Симметричная многопроцессорная обработка предполагает,что все процессоры имеют одинаковые возможности.
В SMP-модели нагрузка динамически распределяется между процессорами,так что невозможна ситуация,в которой одни ЦП перегружены,в то время,как другие ничем не заняты.
Есть 2 общие реализации SMP,известные как сильносвязанная и слабосвязанная.Сильносвязанная базируется на схеме,согласно которой процессоры совместно используют данные из совокупности общих ресурсов,прежде всего,из общей памяти.
Слабосвязанные системы используют механизм обмена сообщениями между процессами для совместного использования ресурсов,когда это необходимо.В некоторых слабосвязанных системах каждый процессор может даже иметь свой собственный контроллер диска и другие подсистемы.
Чтобы полнее воспользоваться преимуществами SMP при организации многозадачности,выполнение нитей процесса контролируется с помощью приоритетных прерываний.
Приоритетное прерывание позволяет ОС поддерживать контроль над программами:какую программу и когда запускать,так что сбившиеся программы не могут поработить систему и вызвать проблемы.
Основным преимуществом такой архитектуры является то, что прикладные программы имеют в своем распоряжении столько ЦП,сколько имееется в наличии у сервера.Т.к. ОС занимается планированием работы процессоров,прикладным программам нет необходимости знать о количестве имеющихся процессоров.ОС назначит каждую нить первому свободному процессору.

Программа-планировщик в ядре ОС позволяет распределять нагрузку и в конечном итоге выполнять программы точно с той же скоростью,с какой несколько ЦП могуут с ними справиться.

Масштабируемость.Конфликты на шине.

Часто встречающиеся словосочетания типа "несколько процессоров","многопроцессорные системы" и т.п. наводят на вопрос,можно ли сказать,чему равно оптимальное число процессоров в системе?
Необходимо иметь в виду,что эффективность не растет линейно при добавлении еще одного процессора.Вернее,она растет линейно с увеличением числа процессоров только до тех пор,пока не наступают ограничения,связанные с проблемами соединения с общей шиной.Согласно известному предположению
Минского для широкого класса алгоритмов конфликт между N процессорами с коллективным распределением ресурсов, соединенными с общей шиной, ограничивает повышение производительности величиной log2N.
Современные конструкторы "суперкомпьютеров" использовали ряд параллельных структур и достигли повышения производительности в соответствиис законом
Амдала:N/log2N.
Рассмотрим подробнее суть конфликтов на шине.Сетевая ОС должна управлять каждым процессором и,следовательно, взаимодействием процессора с внутренними вызовами и периферийными устройствами на шине(поэтому,собственно, производительность и не растет линейно).Когда нить в однопроцессорной системе не может более выполняться до осуществления некоторого условия,процессор маскирует программное прерывание так,что никакой другой процесс не может воспользоваться данным ресурсом.Затем он сохраняет состояние нити,чтобы выполнение кода могло возобновиться при осуществлении условия.
В системе с одним процессором маскированное прерывание предотвращает использование процессором ресурса.Кроме того,достаточно просто сохранять описание уровней прерывания и масок,контролирующих доступ к структурам данных ОС.С добавлением каждого нового процессора эта задача становится все более трудной.ОС для SMP-платформы должна уточнить,что только один процессор в данный момент выполняет сегмент кода,который меняет глобальную структуру данных.Словом,в SMP-среде этот механизм (маскированное прерывание) не гарантирует,что различные процессы не будут иметь доступа к тому же самому ресурсу через другое прерывание.
Для управления прерываниями между процессорами иногда используется(например,Windows NT Advanced Server)метод взаимоблокировки.По сути,взаимоблокировка является программной процедурой,которая блокирует доступ второго процессора к уже занятому ресурсу.Такой метод позволяет предотвратить порчу процессорами глобальных структур данных,однако при непродуманной реализации он может привести к тому,что процессоры будут бездействовать в течение длительного периода,ожидая освободившийся замок блокировки.
По мере добавления новых процессоров к системе накладные расходы на управление конфликтами возрастают,и это уменьшает отдачу от
ОС,ориентированных на симметрично-многопроцессорную обработку.Это обстоятельство по идее будет как сейчас,так и впредь ограничивать число процессоров, которое оправдано установить в SMP-платфорфу.
Действительно,наиболее узким местом,как установлено,является системная шина,а ее пропускная способность,несмотря на все нововведения, только-только поспевает за ростом производительности ЦП,а тут еще надо справиться с ростом их числа.

Спецификация многопроцессорных систем компании Intel.

На основе вышеизложенного можно получить некоторое представление о многопроцессорных(МП) системах,в частности,о SMP-платформах.В качестве конкретного примера использования многопроцессорных систем рассмотрим их спецификацию, предложенную компанией Intel(MPS-MultiProcessor Specification
V.1.1).Главная цель спецификации-определить стандартный интерфейс для многопроцессорных платформ,который позволит расширить область применения
PC/AT-платформ по сравнению с традиционными платформами,в то же время сохраняя полную совместимость с PC/AT на уровне программ(термин "PC/AT- совместимость" используется,чтобы характеризовать компоненты,видимые(доступные)для программных средств).
Сердцем спецификации являются структуры данных, определяющие конфигурацию
МП-системы.Эти структуры данных создает ВIOS,в известном формате представляя аппаратные средства стандартным драйверам устройств или Уровню
Изоляции Аппаратуры(HAL-Hardware Abstraction Layer)ОС. Спецификация определяет задаваемые по умолчанию конфигурации аппаратуры,и в целях большей гибкости определяет расширения для стандартного BIOS.
[pic] рис.7.Концептуальные понятия.
1.Операционная система
2.Уровень абстрагирования от аппаратных средств
3.BIOS МП-системы
4.Структуры данных,задающих конфигурацию МП-системы
5.Аппаратные средства

В спецификации рассматриваются следующие вопросы:
-создание на основе PC/AT-платформ многопроцессорных систем, которые могут исполнять существующие программы для однопроцессорных и многопроцессорных микроядерных ОС.
-поддержка APIC(МП-контроллера прерываний)для обработки симметричного ввода-вывода.
-возможность использовать BIOS с минимальной настройкой на конкретную
МП-систему.
-таблица факультативных МП-конфигураций с информацией о конфигурации.
-включение ISA и других промышленных стандартов на шины, такие,как
EISA,MCA,VL и PCI в МП-совместимые системы.
-требования,обеспечивающие прозрачную(для программного обеспечения)реализацию вторичной шины кэша и памяти.
Минимальный набор аппаратных средств,который необходим для реализации МП- спецификации,таков:
-один или несколько процессоров,по набору команд совместимых с архитектурой семейств процессоров Intel 486 и Pentium;
-один или несколько контроллеров APIC на процессорах Pentium 735/90 или 815/100;
-прозрачные для программ подсистемы кэшей и лбщей памяти;
-видимые для программ компоненты PC/AT-платформ.
Документ также определяет свойства МП-систем,видимые для BIOS и ОС.Однако надо учитывать,что по мере развития технологии выполняемые BIOS функции могут изменяться.

Общая структура МП-системы

При построении многопроцессорной архитектуры может использоваться одна из нескольких концептуальных моделей соединения вычислительных элементов,а также множество схем взаимосвязи и вариантов реализации.
На рисунке показана общая структура МП-системы,построенной на основе спецификации MPS 1.1.В нее входит сильно связанная архитектура с общей памятью с распределенной обработкой данных и прерываний ввода-вывода.Она полностью симметрична; т.е.все процессоры функционально идентичны и имеют одинаковый статус,и каждый процессор может обмениваться с каждым другим процессором.Симметричность имеет два важных аспекта:симметричность памяти и ввода-вывода.
Память симметрична,если все процессоры совместно используют общее пространство памяти и имеют в этом пространстве доступ с одними и теми же адресами.Симметричность памяти предполагает,что все процессоры могут исполнять единственную копию ОС.В таком случае любые существующие системы и прикладные программы будут работать одинаково,независимо от числа установленных в системе процессоров.
Требование симметричности ввода-вывода выполняется,если все процессоры имеют возможность доступа к одним и тем же подсистемам ввода-вывода(включая порты и контроллеры прерывания),причем любой процессор может получить прерывание от любого источника.Некоторые МП-системы,имеющие симметричный доступ к памяти,в то же время являются асимметричными по отношению к прерываниям устройств ввода-вывода,поскольку выделяют один процессор для обработки прерываний.Симметричность ввода-вывода помогает убрать потенциально узкие места ввода-вывода и тем самым повысить расширяемость системы.
Системы,удовлетворяющие МП-спецификации,обладают симметричностью памяти и ввода-вывода,что позволяет обеспечить расширяемость аппаратных средств,а также стандартизовать программные средства.
[pic]
1.ЦП 7.Шины коммуникаций контроллера прерываний
2.Контроллер прерываний APIC 8.Модуль общей памяти
3.Контроллер шины памяти 9.Буфер графических фреймов
4.Контроллеры кэша 10.Контроллер прерываний APIC
5.Кэш-память 11.Интерфейс ввода-вывода
6.Высокопроизводительная шина 12.Шина расширения ввода-вывода памяти

Рис8.Архитектура МП-системы.

Основные компоненты

МП-спецификация определяет системную архитектуру на основе следующих компонентов аппаратуры:системные процессоры, контроллеры APIC,системная память,шина расширения ввода-вывода.
Системные процессоры.В целях обеспечения совместимости с существующими программными средствами для PC/AT,спецификация основывается на процессорах семейства Intel 486 или Pentium. Хотя все процессоры в МП-системе функционально идентичны, спецификация выделяет два их типа:загрузочный процессор(BSP) и прикладные процессоры(AP).Какой процессор играет роль загрузочного,определяется аппаратными средствами или совместно аппаратурой и BIOS.Это сделано для удобства и имеет значение только во время инициализации и выключения. BSP-процессор отвечает за инициализацию системы и за загрузку ОС.AP-процессор активизируется после загрузки ОС.
Контроллеры APIC.Данные контроллеры обладают распределенной архитектурой,в которой функции управления прерываниями распределены между двумя функциональными блоками:локальным и ввода-вывода.Эти блоки обмениваются информацией через шину,называемую шиной коммуникаций контроллера прерываний(ICC-interrupt communication controller).
В МП-системе множество локальных блоков и блоков ввода-вывода могут коллективно использовать одну запись, взаимодействуя через шину ICC.Блоки
APIC совместно отвечают за доставку прерывания от источника прерываний до получателей по всей МП-системе.
Блоки APIC дополнительно увеличивают расширяемость за счет разгрузки шины памяти от трафика прерываний,а также разделения между процессорами нагрузки по обработке прерываний.
Благодаря распределенной архитектуре,локальные блоки или блоки ввода- вывода могут быть реализованы в отдельной микросхеме или интегрированы с другими компонентами системы.
Системная память.В системах,совместимых с МП-спецификацией, используется архитектура памяти стандарта AT.Вся память используется как системная за исключением адресов, зарезервированных под устройства ввода-вывода и BIOS.
МП-системы нуждаются в значительно более высокой пропускной способности по сравнению с однопроцессорными. Требования возрастают пропорционально числу процессоров на шине памяти.Поэтому спецификация содержит рекомендации использовать кэши второго уровня,призванные снизить трафик по шине и реализующие следующие функции:стратегия обновления с обратной записью и протокол определения согласованности кэшей.От кэшей второго уровня и контроллеров шины памяти требуется,чтобы они были полностью прозрачны для программных средств.
Шина расширения ввода-вывода.Спецификация обесречивает построение МП- систем на основе платформ PC/AT,отвечающих промышленным стандартам.В проектах могут быть использованы стандартные шины ISA,EISA,MCA,VL и PCI.
BIOS выполняет функции слоя,изолирующего особенности аппаратных средств от ОС и программных приложений. Стандартный однопроцессорный BIOS выполняет следующие функции:проверяет системные компоненты;строит таблицы конфигурации,используемые ОС;инициализирует процессор и всю остальную систему.
В многопроцессорных системах BIOS дополнительно выполняет следующие функции:передает информацию о конфигурации в ОС, которая идентифицирует все процессоры и другие компоненты МП-систем;переводит все процессоры и другие компоненты многопроцессорной системы в заданное состояние.
Одна из главных целей этой спецификации состоит в том, чтобы обеспечить возможность построения микроядерных ОС для многопроцессорных систем.Это достигается благодаря гибкому балансу между возможностями аппаратуры и BIOS. Посредством BIOS потенциально огромное разнообразие аппаратных конфигураций уменьшается всего до нескольких вариантов,которые могут быть обработаны на начальной загрузочной фазе работы ОС.

Спецификация аппаратных средств.

Для того,чтобы ОС могла работать на многопроцессорных платформах,аппаратные средства должны обладать определенным набором свойств.Их спецификация определяет способ реализации компонентов,перечисленных в предыдущем разделе.Соответствие спецификации подразумевает несколько аспектов,которые перечислены ниже.
Конфигурация системной памяти.Спецификация МП-памяти основывается на стандартной карте памяти PC/AT размером до
4 Гбайт.
Кэшируемость и доступность физической памяти для процессоров.Кэшируется вся память,за исключением области, отведенной для описания регистров локального блока APIC.Все процессоры имеют доступ к главной памяти и участкам памяти,отведенным под ROM BIOS.
Требования к реализации внешних кэшей.Часто для улучшения рабочих характеристик в МП-системах приходится использовать внешние кэши.Наличие и детали реализации внешних кэшей в спецификации MPS не рассматриваются.Однако,если предполагается их использовать,они должны отвечать определенным требованиям:
-внешние кэши должны поддерживать согласованность между собой,с главной памятью,внутренними кэшами и другими важными устройствами.
-процессоры должны обмениваться между собой надежным образом,что означает невозможность взаимовлияния в тех случаях,когда сразу несколько процессоров получают доступ к одной области памяти.Внешние кэши должны гарантировать,что все блокированные операции видимы другим процессорам.
Управление памятью(блокировка).Для защиты целостности некоторых критических операций с памятью Intel-совместимые процессоры используют специальный сигнал.Разработчики системных программных средств должны использовать этот сигнал для управления доступом процессоров к памяти.
Для гарантии AT-совместимости блокировка некорректных операций с памятью в AT-совместимых шинах в согласованной системе должна реализовываться строго в соответствии со спецификациями на шины.
Упорядочение записей в памяти.Применяется при управлении устройствами ввода-вывода,чтобы операции с памятью и вводом-выводом выполнялись строго в запрограммированном порядке. Строгое упорядочивание операций ввода-вывода поддерживается процессорами.
Для оптимизации функционирования памяти процессоры и микропроцессорные наборы часто реализуют буферы записи и кэши обратной записи.Intel- совместимые процессоры гарантируют упорядоченный доступ процессоров ко всем внутренним кэшам и буферам записи.
Управление прерываниями.В МП-совместимой системе прерывания управляются контроллерами APIC.Контроллеры APIC являются элементом распределенной аррхитектуры,в которой функции управления прерываниями распределены между двумя функциональными блоками.Эти блоки обмениваются информацией чере шину
ICC.Устройство ввода-вывода определяет появление прерывания,адресует его локальному блоку и посылает по шине ICC.
В МП-совместимой системе используется по одному локальному блоку на процессор.Число блоков ввода-вывода должно быть не менее одного.
Чтобы обеспечить расширение функций и внесение изменений в будущем,архитектура APIC определяет только программный интерфейс блоков
APIC.Разные версии протоколов APIC могут быть реализованы с разными протоколами шины и спецификациями электрических сигналов.
Режимы прерывания.В спецификации определены три режима прерывания:
1.Режим PIC-эффективно обходит все компоненты APIC и заставляет систему функционировать в однопроцессорном режиме.
2.Режим виртуальной линии-использует APIC как виртуальную линию,в остальном совпадает с режимом PIC.
3.Режим симметричного ввода-вывода-позволяет работать с многими процессорами.
Первые два режима обеспечивают совместимость с PC/AT.В МП-совместимой системе должен быть реализован хотя бы один из этих режимов.ОС многопроцессорной системы загружается в одном из PC/AT-совместимых режимов.Затем ОС переключается в многопроцессорный режим.В этом режиме требуется функционирование хотя бы одного блока ввода-вывода APIC.
Прерывания ввода-вывода генерируются контроллером блока ввода-вывода.Все линии прерывания или замаскированы,или работают вместе с блоком ввода- вывода в смешанном режиме. Блок ввода-вывода имеет вход прерываний общего назначения, который можно программировать индивидуально для различных режимов работы.Распределение линий прерывания ввода-вывода делается конкретно для каждой системы.
Распределение системы прерываний на локальном блоке APIC.
Данный блок имеет два входа прерываний общего назначения, зарезервированных для системных прерываний.Эти входы можно программировать индивидуально для различных режимов работы.
Для обеспечения совместимости с PC/AT загрузочный процессор должен поддерживать DOS-совместимое исполнение операций с плавающей запятой при работе в каждом из PC/AT-совместимых режимов.
Отображение памяти APIC.В согласованной МП-системе все контроллеры APIC должны быть реализованы как описанные в памяти устройства ввода- вывода.Базовые адреса APIC находятся в верхней части адресного пространства памяти.Все локальные блоки отображаются в одних и тех же адресах,которые не подлежат коллективному использованию,а используются каждым процессором индивидуально.
Напротив,контроллеры ввода-вывода отображаются так,чтобы обеспечить их совместное использование всеми процессорами, т.е. полную симметричность доступа.
Разработчики системы должны определить идентификацию локальных блоков и гарантировать уникальность их идентификаторов.Используются два пути задания идентификаторов:при помощи аппаратных средств и при помощи BIOS с поддержкой аппаратных средств.
Таймеры интервалов.Локальные блоки содержат 32-битный программируемый таймер с 2мя независимыми входами.Таймеры блока ввода-вывода имеют один вход.
Поддержка перезагрузки.Для приведения всех систем компьютера в начальное состояние требуется возможность перезагрузки системы.В системе может выполняться "жесткая" перезагрузка,которая устанавливает все компоненты системы в начальное состояние."Жесткая" перезагрузка производится при включении питания или при нажатии кнопки RESET на передней панели.
"Мягкая" загрузка только частично инициализирует процессор.
При использовании такой перезагрузки не происходит потери обрабатываемой информации,т.е. система ожидает окончания выполнения цикла,а также не сбрасывает содержимое кэшей и регистров с плавающей запятой.Такой тип перезагрузки может выполняться на процессорах типа Pentium,но не Intel 486.
"Мягкая" загрузка одного из процессоров-одна из основных функций в МП- системе,наряду с включением и выключением.С ее помощью BSP-контроллер может выборочно инициализировать AP-контроллер для последующего включения в работу или восстановления AP-контроллера после непоправимой системной ошибки.Такого рода перезагрузка должна инициализироваться программными средствами.
Начальное состояние системы-это состояние до передачи управления от BIOS операционной системе.

Таблицы конфигурации МП-систем.

ОС должна иметь доступ к информации о конфигурации МП-системы.В спецификации предусмотрено два метода передачи этой информации в
ОС:минимальный,позволяющий задать конфигурацию посредством выбора одного из нескольких подразумеваемых наборов значений параметров аппарратуры;и максимальный,обеспечивающий высокую гибкость при проектировании аппаратных средств благодаря возможности произвольных установок.
На рис.9 показана общая схема структур данных,определяющих конфигурацию
МП-системы.Используются две структуры данных.
Таблица конфигурации системы

Переменное число записей переменной длины
Запись(длина зависит от типа записи)
Тип записи
Заголовок фиксированной длины

Структура Указателя Переходов