Предыдущая страница реферата | 1  2  3  4  5  6  7 | Следующая страница реферата

Таблица 3.

Таблица истинности и карта Карно для сигнала ERR

|E1 |S1 |E2 |S2 |ERR | | |Карта Карно | | | | | |
|0 |0 |0 |0 |1 | | |для сигнала ERR | | | | | |
|0 |0 |0 |1 |0 |v| | | | | | | |
|0 |0 |1 |0 |X | | |S1 | |S1 | | | |
|0 |0 |1 |1 |1 | |E1 |1 |1 |X |X |E2 | |
|0 |1 |0 |0 |0 |v| |X |1 |X |X |E2 | |
|0 |1 |0 |1 |1 | |E1 |X |1 |1 |X | | |
|0 |1 |1 |0 |X | | | |1 | |1 |E2 | |
|0 |1 |1 |1 |1 | | |S2 |S2 | |S2 | | |
|1 |0 |0 |0 |X | | | | | | | | |
|1 |0 |0 |1 |X | | | | | | | | |
|1 |0 |1 |0 |X | | | | | | | | |
|1 |0 |1 |1 |X | | | | | | | | |
|1 |1 |0 |0 |1 | | | | | | | | |
|1 |1 |0 |1 |1 | | | | | | | | |
|1 |1 |1 |0 |X | | | | | | | | |
|1 |1 |1 |1 |1 | | | | | | | | |

v - ERR=0, ошибки нет - нормальная работа дешифратора.

x - запрещенная комбинация, получается только в том случае, если E1=1 и
S1=0 или E2=1 и S2=0.

2.2 Описание работы принципиальной схемы

Сигналы с выходов дешифратора поступают в входной блок на выводы
1,2,4,5,8,10,12,13 - DD1 и DD2, далее формируются сигналы E1,S1 на выводе
3, E2,S2 на выводе 6, E1’,S1’ на выводе 8 и E2’,S2’ на выводе 11 м/cх DD1 и
DD2. Эти сигналы поступают в промежуточный блок, в результате чего появляются новые сигналы, нужные для дальнейшей проверки: E1 вывод 2 DD6,
S1 вывод 3 DD4, E2 вывод 4 DD6 и S2 вывод 6 DD4. Последним, завершающим этапом являются логические операции в выходном блоке, который в зависимости от этих сигналов сформирует выходной сигнал ERR. Если сигнал ERR=0, то ошибки нет, ERR=1 есть ошибка.

Работу данной схемы можно рассмотреть на примерах.

Нормальный режим работы дешифратора, т.е. высокий уровень сигнала
(лог. 1) присутствует на одном из выходов дешифратора, пусть в данном случае, это выход Y0=1, на остальные выводы 2,4,5,9,10,12 DD1,DD2 приходит лог. 0. На выводе 3 DD1(E1) после выполнения логической операции появится лог.0, на выводе 3 DD2 получится лог. 1, на всех же остальных выводах
DD1 и DD2 формируется лог. 0. Сигнал лог. 1 с вывода 3 DD2 поступает вместе с сигналом лог. 0 с вывода 6 DD2 на вывод 1 и 2 DD4. Лог. 0 с выводов 3 и 6
DD3 поступает на выводы 13 и 5 DD5. На выводе 3 DD4 образуется сигнал лог.
1, который с сигналом с вывода 6 поступает на выводы 9 и 10 DD3, а также на выводы 9 и 10 DD5. На выводах 12, 6 и 8 DD5 образуется комбинация сигналов 110. Сигналы с выводов 12 и 6 инвертируются и поступают на выводы
1 и 2 выходного блока м/сх DD7. С вывода 3 DD7 лог. 0 подается на вывод 4 с сигналом лог.0 с вывода 8 DD5 на вывод 5 DD7, а с вывода 6 DD7 приходит лог.0 на вывод 10 DD7 и на вывод 9 DD7 приходит так же лог. 1 с вывода 8

DD3. На выводе 8 DD7 образуется лог. 0, т.е. сигнал ERR=0, значит схема проработала правильно, ошибки нет.

На выходах дешифратора нет активных сигналов, т.е. Y0=Y1=Y2=Y3
=Y4=Y5=Y6=Y7=0.

На выходах входного блока, м/сx DD1 и DD2, формируется лог. 0, далее эти сигналы поступают на м/сх DD3 и DD4.
Проследить появление сигнала, по влияющего на формирование ошибки можно с выводов 3 и 6 DD4, на этих выводах присутствуют лог. 0, которые поступят на выводы 9 и 10 м/сх DD5, после выполнения логической операции, т.е. логического сложения и инверсии, на выводе 8 DD5 сформируется сигнал лог.
1, который поступает на вывод 5 DD7, так как все выходы дешифратора пассивны, то к выходному блоку, кроме выше зафиксированного сигнала лог. 1, сигналы высокого уровня не поступят. Это значит, что ERR=1, есть ошибка.

Если на двух выходах дешифратора лог. 1.
На выходах Y0=Y7=1, на всех остальных лог. 0. На выводах 3 и 11 DD2 формирование лог. 1, на всех остальных выходах входного блока сигналы равные лог. 0, далее сигнал с выводов 3 и 6 DD2 поступают на выводы 1 и 2
DD4, в результате на выводе 3 DD4 формируется лог.1. Сигналы с выводов 8 и
11 DD2 поступают на выводы 4 и 5 DD4 после чего формируется сигнал лог. 1 на выводе 6 DD4. Сигналы с выводов 3 и 6 DD4 поступят на выводы 9 и 10 -
DD3 и DD5. На выводе 8 DD5 после выполнения логической операции сформируется сигнал, который про инвертируется и в результате получится сигнал лог. 0. Этот сигнал с сигналом с вывода 3 DD7 (лог.0) подается на выводы 4 и 5 DD7, после чего на выводе 6 - DD7 сформируется лог. 0, далее этот сигнал с сигналом с вывода 8 DD3 (лог.1) поступают на выводы 9 и 10
DD7, после выполнения логической операции на выводе 8 DD7 сформируется сигнал высокого уровня, т.е. ERR=1, что известит об ошибке.

Вывод: для того чтобы сформировался сигнал ERR=1 достаточно чтобы из промежуточного блока в выходной блок пришел хотя бы один сигнал, равный лог. 1.

3. Расчет параметров: Pпотр., быстродействие, надежность

Расчет потребляемой мощности изделия (Pпотр.) можно определить по формуле:

Pпотр = ( Pпотр.ср.i
Среднее значение мощности можно определить по формуле:

Pcр.=IпсрUпит где Iпср - среднее значение тока, потребляемого ЛЭ;

Uпит - напряжение питания ЛЭ;
Iпср можно определить по формуле:

Iпср=Iп + Iп /2
В табл. 4 приведены токи потребления ИМС и ток потребления средний рассчитанный по вышеуказанной формуле.

Таблица 4.

| Тип ИМС | Iп, мА | Iп, мА | Iпср, мА |
|КР1533ЛИ1 | 2,4 | 4,0 | 3,2 |
|КР1531ЛЛ1 | 8,3 | 15,5 | 11,9 |
|К155ЛЕ4 | 16 | 26 | 21 |
|КР531ЛН1 | 54 | 24 | 39 |

По этим данным подсчитывается среднее значение мощности потребляемой каждой из м/сх, табл. 5.

Таблица 5.
| Тип ИМС |Pср, мВт |
|КР1533ЛИ1 | 16 |
|КР1531ЛЛ1 | 59,5 |
|К155ЛЕ1 | 105 |
|КР531ЛН1 | 195 |

Окончательный подсчет потребляемой мощности изделия:
Pпотр. = 16(2+59,5(3+105+195=510=0,51 Вт

Рекомендуем скачать другие рефераты по теме: возраст реферат, виды рефератов, сочинение почему.





Предыдущая страница реферата | 1  2  3  4  5  6  7 | Следующая страница реферата