Предыдущая страница реферата | 1  2  3  4  5  6  7 | Следующая страница реферата

AND - вентиль “И”;

ANDA - сборка вентилей “И”;

NAND - вентиль “И-НЕ”;

NANDA- сборка вентилей “И-НЕ”;

OR- вентиль “ИЛИ”;

NOR - вентиль “ИЛИ-НЕ”;

NORA - сборка вентилей “ИЛИ-НЕ ”;

.model source uio(drvh=50 drvl=50)
.probe
.tran 10ns 400ns
.end

Результат тестирования регистра приведен в приложении В.

Электрическая структурная схема регистра RG1 приведена в комплекте чертежей.

Регистр является регистром с паралельным приемом и выдачей информации.
Изменение хранящейся информации происходит после изменения сигналов на входах 01 и 02.

3.2.6 Формирование модели управляющей схемы, входящей в состав цифрового синхронизирующего устройства. Тестирование модели управляющей схемы

Рассмотренные ранее модели цифровых устройств комбинационного и последовательностного типа позволяют построить модель одного из функциональных узлов тестируемого в данной работе синхронизирующего устройства и протестировать его функционирование. Функционируемой и тестируемой на данном этапе моделью функционального узла является управляющая схема. Ее задачей является перенос синхронизирующего сигнала со входа 06 на один из выходов демультиплексера, при соответствующих сигналах на входах 01 и 02 регистра RG1 и запись двоичного числа в счетчик СТ1.
Последнее необходимо для задания числа импульсов на выходе формирователя пачек импульсов.

Ниже приведена модель управляющей схемы и результат ее тестирования:

u1 inva(2) up um 09 10 out1a out2a delay1 in_out u2 anda(3,3) up um 10 03 out1a 09 out2a 03 03 09 10 4 5
+6 delay1 in_out
.model delay1 ugate u3 dff(2) up um 04 05 03 01 02 07 08 09 10 delay source
Ugnr1 STIM (1,1)
+ up um
+03
+ source TIMESTEP = 10.00000E-9 IO_LEVEL=0
+ 0.000000C 0
+ LABEL = again
+ 1.000000C 1
+ 2.000000C 0
+ 3.000000C GOTO again -1 TIMES uconst1 pullup(2) $g_cd4000_vdd $g_cd4000_vss 04 01 in_out uconst0 pulldn(1) $g_cd4000_vdd $g_cd4000_vss 02 in_out ur STIM (1,1)
+ $G_DPWR $G_DGND 05 source TIMESTEP = 1.000000E-9 IO_LEVEL=0
+ 0.000000s 0
+ 2.000000E-9s 1
* uconst0 pulldn(1) $g_cd4000_vdd $g_cd4000_vss S in_out
.model delay ueff
.model in_out uio(drvh=1e4 drvl=1e4)
.options digmntymx=2
.model source uio(drvh=50 drvl=50)
.probe
.tran 10ns 400ns
.end

Результат тестирования управляющей схемы приведен в приложении Г.

3.2.7 Создание модели формирователя пачек импульсов, входящего в состав цифрового синхронизирующего устройства. Тестирование модели формирователя пачек импульсов.

Основной задачей формирователя пачек импульсов является форми-рование сигнала в состав которого входят импульсы, число которых задается управляющей схемой.

В основе формирователя пачек импульсов лежит вычитающий счетчик СТ1, построенный на Т-триггерах.

В библиотеке PSpice нет модели Т-триггера, так как данный тип триггера может быть реализован на основе D-триггера. Данная реализация производится путем соединения инвертирующего выхода D-триггера с его D-входом. Таким образом получается триггер с одним входом и состояние триггера меняется с уровнем сигнала на его входе.

Ниже приведена модель Т-триггера: u1 dff(1) up um R S c inv out inv delay source
Ugnr1 STIM (1,1) up um c source TIMESTEP = 10.00000E-9 IO_LEVEL=0
+ 0.000000C 0
+ LABEL = again
+ 1.000000C 1
+ 2.000000C 0
+ 3.000000C GOTO again -1 TIMES uconst1 pullup(1) $g_cd4000_vdd $g_cd4000_vss S source ur STIM (1,1) $G_DPWR $G_DGND R sour TIMESTEP = 1.E IO_LEVEL=0
+ 0.000000s 0
+ 2.000000E-9s 1
.model delay ueff
.options digmntymx=2
.model source uio(drvh=50 drvl=50)
.probe
.tran 10ns 400ns
.end

Результат тестирования Т-триггера приведен в приложении Г.

.model dinamics ueff
.model dinam ugate
.tran 10ns 400ns
.probe
.end
Результат тестирования работы формирователя пачек импульсов приведен в приложениии Д.

3.2.8 Объединение моделей функциональных узлов и тестирование работы всей модели синхронизирующего устройства

Тестирование всей модели синхронизирующего устройства можно осуществить двумя способами.

Рекомендуем скачать другие рефераты по теме: деньги реферат, реферат отношения, контрольные бесплатно.





Предыдущая страница реферата | 1  2  3  4  5  6  7 | Следующая страница реферата