Предыдущая страница реферата | 1  2  3  4  5  6  7  8  9  10 | Следующая страница реферата

Принцип работы переключателя тока аналогичен принципу работы дифференциального усилительного каскада в режиме ограничения амплиту-ды выходного сигнала. На базу транзистора VT2 дифференциального усили-теля подается напряжение смещение ЕСМ, а а переключение тока IО генерато-ра тока с транзистора VT1 на транзистор VT2 происходит за счет подачи на базу транзистора VT1 управляющего сигнала от внешнего источника. Для надежного переключения транзисторов достаточно изменения уровня вход-ного управляющего сигнала примерно на 0,5 ( 0,6 В.

Глубокая отрицательная обратная связь по току в схеме дифферен- циального каскада обусловливает то обстоятельство, что коллекторный ток каждого из транзисторов не может превысить ток генератора тока в эмиттер- ной цепи транзисторов. Выбором элементов схемы можно добиться выпол-нения условия IО < IК.НАС, поэтому транзисторы не переходят в режим насыще-ния и при переключении остаются в активном режиме. Эта особенность в сочетании с хорошими частотными свойствами транзисторов и самой схемы переключателей тока определяет ее высокое быстродействие. Время переключения таких схем может быть порядка нескольких наносекунд.

Связь между транзисторами в переключателе тока осуществляется через генератор тока, включенный в неразветвленную цепь эмиттеров транзисторов. Это обстоятельство обуславливает название логических элементов, построенных на рассмотренном типе ключа, – эмитеррно-связанная логика.

Рассматриваемая схема имеет два выхода: F1 и F2. На выходе F2 фик-сируется результат операции эквивалентности F2 = x, а на выходе F1 – опера-ции НЕ F1 = x.

Когда на логическом входе действует напряжение логической едини- цы (x = 1), транзистор VT1 открывается, а VT2 – запирается. При этом на логическом выходе F2 имеем логическую единицу (F2 =1), а на выходе F1 – логический ноль (F1 =0).

Если напряжение на входе элемента становится равным напряжению логического ноля (x=0), транзистор VT1 закрывается, а транзистор VT2 открывается. В этом случае на логическом выходе F1 имеем логическую единицу
(F1 =1), а на логическом выходе F2 – логический ноль (F2 =0).

3.5. Интегральная инжекционная логика (ИІЛ-логика)

Схемы ИІЛ выпускаются только в интегральном исполнении. ИІЛ- схемы работают с весьма малыми перепадами логических уровней и требуют минимальной площади поверхности полупродниковой подложки. Показатель степени ''два'' в обозначении указывает на то, что транзистор, осуществляющий питание (инжектор), работает в режиме двойной инжекции.

На рис. 11 изображен инвертор, выполненный в интегральной инжекционной логике. Питание ИІЛ-схем осуществляется от источника тока через p-n-p-переход транзисторов VTП, имеющих общую эмиттерную p-область, называемую инжектором. Транзисторы VTП имеют продольную структуру, причем p- область базы транзистора VTП физически совмещена с эмиттерной p-областью транзистора VT.

Рис. 11

Изменение значений переменной X на входе изменяет путь тока инжекции IП = ?U?I. При X=1, соответствующей высокому потенциалу на входе, ток IП поступает на базу транзистора VT, вызывая его насыщение. На выходе устанавливается низкий потенциал, соответствующий логическому ''0'': F =0.
При X=0, что соответствует входному потенциалу близкому к нулю, весь ток IП поступает во входную цепь. Транзистор VT закрывается, и на выходе устанавливается высокий потенциал: F =1.

Параметры логических элементов

Средняя потребляемая мощность – Pср

Pср = 0,5(Pє + P№), где Pє – мощность потребляемая логическим элементом, находящимся в состоянии ''0'', P№ – в состоянии ''1''. При возрастании частоты переключений элемента потребляемая мощность может существенно возрасти.

Коэффициент объединения по входу Коб – определяет максимальное число входов логического элемента. Основные логические элементы имеют Коб =
2 – 4. Увеличение числа входов достигается применением специаль-ного устройства – расширителя. При этом удается получить Коб >10.

Коэффициент разветвления по выходу (нагрузочная способность)
Кразв, определяет максимальное число аналогичных микросхем, которое можно подключить к данному логическому элементу без нарушения его нормальной работы. Выпускаемые промышленностью логические элементы имеют Кразв = 4 –
10. Увеличить нагрузочную способность можно, подключив к выходу логического элемента буферный усилитель.

Быстродействие – характеризуется временем задержки распрастране- ния сигнала и определяет быстроту реакции логического элемента при воздействии входного напряжения.

Помехоустойчивость – характеризует невосприимчивость логических элементов к изменению своих состояний под воздействием напряжения помех.
Помехоустойчивасть оценивается наибольшим напряжением помехи, которая не вызывает ложного срабатывания логического элемента.

В таблице 3 приведены основные параметры цифровых логических элементов различных типов.

Таблица 3

| | | | | | |
|Параметр |ТТЛ |ЭСЛ |ИІЛ |п-МОП |КМОП |
| | | | | | |
|Напряжение пи- | | | | | |
|тания Ек, В |5 |-5,2 |1,0 |5 |3 – 15 |
| | | | | | |
|Потребляемая | | | | | |
|мощность Рср, мВт|2 – 44 |35 |0,01 – 0,1|0,1 – 1,5 |0,01 – 0,1 |
| | | | | | |
| |2 – 8 |2 – 5 | |2 – 5 | |
|Коб | | |1 | |2 – 5 |
| |10 |15 | |100 – 200 | |
|Кразв | | |5 – 10 | |100 – 200 |
| | | | | | |
|Быстродействие, |5 – 20 |0,7 – 3 | |20 –200 | |
|нс | | |10 –20 | |50 –100 |
| |Сильная |Отсутствует | |Малая | |
|Генерация помех | | |Малая | |Малая |
| | | | | | |
|Уровень допусти- |0,8 |0,15 | |0,5 | |
|мых помех | | |0,1 | |0,4 Ек |

3. ТРИГГЕРЫ

Триггером называют устройство, обладающее двумя состояниями устойчивого равновесия и способное скачком переходить из одного состоя-ния в другое.

Триггеры являются базовыми элементами при построении счетчиков, регистров, дешифраторов и других устройств импульсной техники.

Характерной особенностью триггеров является способность сохранять двоичную информацию (состояние ''0'' или ''1'') после окончания действия входных импульсов. Это свойство обусловлено тем, что факторами, опре-деляющими состояние триггера, являются не только внешние управляющие сигналы, но и внутренние сигналы самого триггера (сигналы обратной связи).
Поэтому триггер может быть использован как элемент памяти, а совокупность триггеров может запомнить и хранить код некоторого числа.

Рекомендуем скачать другие рефераты по теме: рефераты по предметам, мировая экономика.





Предыдущая страница реферата | 1  2  3  4  5  6  7  8  9  10 | Следующая страница реферата