Предыдущая страница реферата | 1  2  3  4  5  6  7 | Следующая страница реферата

Вид.

Вход

Сброс

. Кадровый имп.

Ввод 1

Строчный имп.

Ввод 2

30 30.8 МГц

Рис. 1. Структурная схема устройства вывода.

10

Часто требуется отображение одного графика. С помощью устройства (рис.1) можно организовать отображение графической информации на алфавитно- цифровом дисплее.
Размер графического изображения выбран 256*800 элементов. Тактовое время растровых точек составляет 65 нс. Время цикла считывания применяемых в буферной памяти микросхем серии К541 равно 120 нс, поэтому буферная память организована в виде двух блоков, работающих попеременно через один такт.
Информация, поступающая из буферной памяти, сравнивается с номером строки, и при равенстве кодов сигнал с выходного тригера высвечивает элемент изображения на мониторе. Устройство имеет два режима: ввод информации в буферную память и вывод информации на монитор. Блок управления определяет режим устройства.

Режим работы определяется переключателем или триггером D3 микросхемы У7 (рис.2). Когда переключатель находится в положении ”Графический” или в D3 занесена
“ лог.1” , устройство выводит информацию из буферной памяти на монитор. При положении “ Цифровой” или в триггер D3 занесён “ лог.0” устройство находится в режиме ввода информации в буферную память. Триггер D3 сбрасывается переключателем либо импульсом “ Сброс”.

По сигналу “ Ввод 2” информация со входа
ДА1…ДА010 передаётся в счётчик адреса 1 и 2, а также в триггеры D2, D3 микросхемы У7. Триггер D2 выбирает буферную память 1 или 2, информация в которую записывается по сигналу “ Ввод 1”. Для сохранения служебной строки при графическом отображении растр сдвигается на 29 строк с помощью дешифратора У20. При этом происходит излом растра
( рис.3), что необходимо учитывать при вводе информации в буферную память.

11

Рис.3. Растр, формируемый при графическом отображении

Растр начинает формироваться на мониторе, когда счётчик строк ( микросхемы
У21, У22 ) имеет значение 29, после прихода кадрового синхронизирующего импульса ( рис 4 ).

Для установки адреса первой ячейки буферной памяти необходимо в счётчики адресов занести код 777, а триггер D2 установить в положение “ лог. 1”.

Адрес второй ячейки соответствует “ лог. 1” в триггере D2. Следующие два адреса ячеек буферной памяти соответствуют коду
000 в счётчиках адресов и определяются триггером D2. Адреса ячеек буферной памяти задают , наращивая код счётчиков адресов на единицу.
Разработанное устройство может использоваться для работы с любой IBM совместимой ЭВМ, может подключаться с помощью стандартного интерфейса типа шины ISA на частоте 14.3 МГц и расположено в свободном слоту. Для функционирования устройства устанавливаются адреса: 177570 для ввода кода в триггеры D2, D3, и счётчики адресов; 177572 для ввода информации в буферную память.

12

Нет

Да

Нет

Да

Да

Рис. 4. Блок- схема занесения информации в буферную память.

Рекомендуем скачать другие рефераты по теме: страница реферата, изложение на родине ломоносова.





Предыдущая страница реферата | 1  2  3  4  5  6  7 | Следующая страница реферата