Предыдущая страница реферата | 1  2  3  4  5  6  7  8 | Следующая страница реферата

Таблица 1.2 содержит адреса полей в области данных BIOS, в которых расположены базовые адреса контроллеров последовательного интерфейса.
Базовые адреса контроллеров заносятся в сегмент данных BIOS программой POST
(Power On Self Testing) при проверке после включения электропитания.
Программа POST помещает базовые адреса контроллеров последовательно один за другим. Это означает, что между значащими полями не может быть нулевого поля.

Рассмотрим подробно назначение и содержимое регистров контроллера последовательного интерфейса.

Регистр буфера передатчика (THR). Имеет адрес 0 относительно базового адреса контроллера. Данный регистр доступен только по записи и при значении бита разрешения доступа к делителю (DLAB) в регистре управления линией
(LCR), равном 0. Регистр THR содержит восемь битов данных (бит 0 является младшим значащим разрядом и посылается первым в канал передачи).

Регистр буфера приёмки (RBR). Имеет адрес 0 относительно базового адреса контроллера. Этот регистр доступен по чтению(IN) и при значении бита разрешения доступа к делителю(DLAB) в регистре управления линией
(LCR),равном 0. Регистр RBR содержит восемь битов данных (бит 0 является младшим значащим разрядом и принимается первым из канал передачи).

Регистр буфера младшего байта делителя (Divisor Latch LSB).
Регистр имеет адрес 0 относительно базового адреса контроллера. Этот регистр доступен по чтению и записи только при значении бита разрешения доступа к делителю (DLAB) в регистре управления линией (LCR), равном 1. При записи в этот регистр нового значения делитель перезагружается немедленно.

Регистр буфера старшего байта делителя (Divisor Latch MSB).
Регистр имеет адрес 1 относительно базового адреса контроллера. Этот регистр доступен по чтению и записи только при значении бита разрешения доступа к делителю (DLAB) в регистре управления линией (LCR), равном 1. При записи в этот регистр нового значения делитель перезагружается сразу.

Регистр разрешения прерываний (IER). Имеет адрес 1 относительно базового адреса контроллера. Этот регистр доступен по чтению и записи, но только при значении бита разрешения доступа к делителю (DLAB) в регистре управления линией (LCR), равном 0. Этот регистр позволяет управлять четырьмя типами прерываний, порождаемыми контроллером последовательного интерфейса. Формат регистра приведён ниже.

|7 |6 |5 |4 |3 |2 |1 |0 |
|0 |0 |0 |0 |ICM |ICL |IFB |IDA |

ICM задаёт прерывание при изменении состояния модем:

1 – прерывание вырабатывается;

0 – прерывание запрещено;

ICL определяет прерывание при изменении состояния линии приёмника:

1 – прерывание вырабатывается;

0 – прерывание запрещено;

IFB задаст прерывание при освобождении регистра буфера принимаемых данных:

1 – прерывание вырабатывается;

0 – прерывание запрещено;

IDA определяет прерывание при доступности принимаемых данных:

1 – прерывание вырабатывается;

0 – прерывание запрещено;
Биты 7-4 не используются и должны принимать значение 0.

Регистр идентификации прерывания (IIR). Регистр имеет адрес 2 относительно базового адреса контроллера. Этот регистр доступен только по чтению и позволяет получить информацию от контроллера о ждущем прерывании.
Значение битов регистра приведено ниже.

|7 |6 |5 |4 |3 |2 |1 |0 |
|0 |0 |0 |0 |0 |I Type |II |

Биты I Type определяют тип ждущего прерывания, если оно хранится контроллером (что определяется битом II):

11 – изменилось состояние линии приёмника;

10 – принимаемые данные доступны;

Рекомендуем скачать другие рефераты по теме: онегин сочинение, растения реферат, quality assurance design patterns системный анализ.





Предыдущая страница реферата | 1  2  3  4  5  6  7  8 | Следующая страница реферата