Предыдущая страница реферата | 1  2  3  4  5  6  7 | Следующая страница реферата

Кроме массива ЭП и усилителей( матрица имеет в своей структуре опорные элементы (ЭО) по одному елементу в каждой полушине( Эти элементы вкаждой половине матрицы состовляют опорную строку (ОС)(

Опорный элемент построен аналогично запоминающему( Его назначение состоит в поддержании опорного напряжения UO( c которым усилитель сравнивает потенциал полушины с выбранным ЭП и реагирует на получающуюся при сравнении разность потенциалов положительного и отрицательного знака в зависимости от считываемого уровня(

Эта операция происходит следующем образом: если выбрана для обращения строка верхней полуматрицы Xi ( то сигнал А6 старшего разряда кода адреса строки коммутирует в селекторе опорной строки цепь через ключевой транзистор VT12 для сигнала F2 к ОС2( расположенной в нижней полуматрице(
Таким образом( в каждом из 128 столбцов к усилителю с разных сторон подключены ЭП и ЭО( Поскольку потенциал полушины с ЭП отличается от опорного( в проводимости транзисторов разных плеч усилителя-триггера появляется асимметрия( которая при включении цепи его питания сигналом F3 вызывает опрогидование триггера по преобладающему уровню( В итоге на выходах-входах А и В триггера формируются полные уровни 1 и 0( Тот из сигналов( который отражает( считываемую информацию( в данном примере сигнал с плеча А( коммутируется на вход устройства вывода через ключевые транзисторы VT7(VT9 и VT10( открываемые сигналами А6( F4 и Yj( Очевидно( считан может быть только один сигнал с выбранного дешифратором столбца :
Yj=1( У остальных столбцов ключи VT10 закрыты ( Сигнал F4 зависит от наличия сигнала CAS: при отсутствии последнего он не формируется и ключ VT9 закрыт(

Сигнал на входе-выходе А триггера-усилителя выполняет также функцию восстановления уровня заряда запоминающего конденсатора Cij , т.е. функцию регенерации информации. Причем эта операция происходит во всех ЭП выбранной строки одновременно.

Таким образом, при каждом обращении к матрице для считывания информации автоматически осуществляется регенерация информации во всех ЭП, принадлежащих выбранной строке.

Для адресации 16 К элементов памяти необходим 16-разрядный код, а у микросхемы только восемь адресных входов. С целью уменьшения числа необходимых выводов корпуса в микросхемах динамического ОЗУ код адреса вводят по частям: вначале семь младших разрядов АО-А7, сопровождая их стробирующим сигналом RAS, затем семь старших разрядов А8-А15 со стробирующим сигналом CAS. Внутри микросхемы коды адреса строк и столбцов

фиксируются на адресном регистре, затем дешифруются и

осуществляют выборку адресуемого ЭП.

Таблица истинности микросхемы К565РУ3Г

|RAS |CAS |W/R | A | DI | DO |Режим работы |
| | | | | | | |
| 1 | 1 | Х | Х | Х | Z | Хранение |
|1 |0 |Х |Х |Х |Z |Хранение |
|0 |1 |Х |А |Х |Z |Регенерация |
|0 |0 |0 |А |0 |Z |Запись 0 |
|0 |0 |0 |А |1 |Z |Запись 1 |
|0 |0 |1 |А |Х |D |Считывание |

Для формирования внутренних сигналов F1-F4, управляющих включением и выключением в определенной последовательности функциональных узлов микросхемы, в ее структуре предусмотрено устройство управления, для которого входными являются сигналы RAS,CAS,W/R.

Устройство ввода-вывода обеспечивает ввод одного бита информации DO в режиме считывания и ввод одного бита информации DI с ее фиксацией с помощью триггера-защелки в режиме записи. Во всех режимах, кроме режима считывания выход принимает высокоомное (третье) состояние. Наличие у выхода высокоомного состояния позволяет объединять информационные вход и выход при подключении микросхемы к общей информационной шине.

По входам и выходу микросхема К565РУ3Г совместима с ТТЛ микросхемами, что означает соответствие их входных и выходных сигналов ТТЛ уровням.
Микросхемы динамических ОЗУ работают в следующих режимах: записи, считывания, считывания-модификация-записи, страничной записи, страничного считывания, регенерации.

Для обращения к микросхеме для записи и считывания информации необходимо подать (приложение 3 а) код адреса строк А0-А7 одновременно с ним или с некотой (не рекомендуется) задержкой сигнал RAS, затем с нормированной задержкой на время удержания адреса строк относительно сигнала RAS должен быть подан код адреса столбцов и через время и через время установления tус а CAS-сигнал CAS.

К моменту подачи кода адреса столбцов на вход DI подводят записываемый бит информации, который сигналом W/R при наличии CAS=0 фиксируется на входном триггере-защелке. Сигнал записи W/R может быть подан уровнем или импульсом. В последнем случае он должен иметь длительность не менее определенного параметром (WR значения. Если сигнал записи подан уровнем, то фиксацию DI триггером-защелкой производит отрицательный перепад сигнала CAS
(при наличии RAS=0). По окончании записи должна быть выдержана пауза (RAS, равная интервалу между сигналами RAS, для восстановления состояния внутренних цепей микросхемы.

В аналогичном порядке должны быть поданы адресные и управляющие сигналы при считывании информации (приложение 3 б). Сигнал W/R=1 может быть подан импульсом или уровнем. Время появления выходного сигнала можно отсчитывать от момента поступления сигналов адреса tва либо сигналов управления, время выборки сигнала RAS t В RAS , время выборки сигнала CAS t В CAS. Более информативным является параметр t В CAS , т.к. информацию выводит из микросхемы сигнал CAS при наличии сигнала W/R=1.
Из приложения 5 б следует: t В RAS=t В CAS+t УС RAS CAS.

Для оценки быстродействия микросхемы памяти в расчет принимают время цикла записи (считывания) t Ц ЗП, t Ц СЧ. Другие временные параметры необходимы для обеспечения бессбойного функционирования микросхем в составе эл. аппаратуры.

Динамические параметры микросхемы К565РУ3Г (нс)
| t Ц ЗП (СЧ) | 370 | t УС CAS RAS | 65 | ( CAS **| 80 |
| | | | | | |
| t Ц СЧ-М-ЗП | 420 | t У А RAS | 25 | ( В CAS | 135 |
|* | | | | | |
| t Ц ЗП (СЧ) | 225 | t УС CAS A | 10 | T РЕГ , | 2 |
|** | | | |мс | |
| ( RAS | 200 | t У А CAS | 55 | | |
| ( RAS | 120 | ( WR | 55 | | |
| ( CAS | 135 | t У DI CAS | 55 | | |

*Время цикла в режиме (считывание-модификация-запись) ** В страничном режиме

Для обеспечения надежного сохранения записанной в накопителе информации реализуют режим принудительной регенерации. Регенерация информации в каждом ЭП должна осуществляться не реже чем через 2 мс.

Время, в течении которого необходимо обратиться к строке для регенерации, определяет параметр “Период регенерации” Трег.

Поскольку обращение к разным строкам происходит с различными по длительности интервалами времени, расчитывать только на автоматическую регенерацию нельзя.

Цикл регенерации состоит из m обращений к матрице, где m-число строк, путем перебора адресов строк с помощью внешнего счетчика циклов обращений.
Обращение к матрице для регенерации может быть организовано по любому из режимов: записи, считывания, считывания-модификации-записи, а также по специальному режиму регенерации- сигналом RAS.

Режим работы “Считывание-модификация-запись” заключается в считывании информации с последующей записью в один и тот же ЭП. Во временных диаграммах сигналов для этого режима совмещены диаграммы для считывания
(приложение 3 б) и записи (приложение 3 а) информации: при неизмененных сигналах RAS и CAS режим считывания сменяет режим записи данных по тому же адресу. Модификация режима заключается в смене сигнала считывания на сигнал записи и в подведении ко входу DI записываемой информации. Время цикла в этом режиме обращения больше чем в других.

При организации принудительной регенерации является режим регенерации сигналом RAS (приложение 3 в), при котором осуществляют перебор адресов в сопровождении стробирующего сигнала RAS при CAS=1.

Рекомендуем скачать другие рефераты по теме: конспект урока 6 класс, сообщения вконтакте, индивидуальные рефераты.





Предыдущая страница реферата | 1  2  3  4  5  6  7 | Следующая страница реферата