Предыдущая страница реферата | 1  2  3  4  5  6  7  8  9  10  11 | Следующая страница реферата

Foundation™ и Alliance Series, работающими на ПК или рабочей станции.
• Конфигурация кристалла хранится во внешнем ПЗУ, и загружается в кристалл после включения питания автоматически или принудительно:

. неограниченное число циклов загрузки,

. четыре режима загрузки.
• Производятся по 0.22-мкм КМОП-технологии с 5-слойной металлизацией на основе статического ОЗУ.
• 100%-ное фабричное тестирование.

2. Описание

Семейство FPGA Virtex™ позволяет реализовать высокопроизводительные, большой емкости, цифровые устройства на одном кристалле. Резкое увеличение эффективности реализаций достигнуто благодаря новой архитектуре, более эффективной для размещения и трассировки элементов, а также производству кристаллов на основе 0.22-мкм процесса с пятью слоями металлизации. Все это позволяет использовать кристаллы Virtex как альтернативу масочно- программируемым вентильным матрицам. В состав семейства Virtex входят девять микросхем, отличающихся логической емкостью (Табл. 1).

Таблица 1. Основные характеристики семейства Virtex.

|Прибор |Системные |Матрица |Логические|Число |Блочная |Память на|
| |вентили |КЛБ |ячейки |доступных |память |базе LUT |
| | | | |входов-вых|[бит] |[бит] |
| | | | |одов | | |
|XCV50 |57 906 |16x24 |1 728 |180 |32 768 |24 576 |
|XCV100 |108 904 |20x30 |2 700 |180 |40 960 |38 400 |
|XCV150 |164 676 |24x36 |3 888 |260 |49 152 |55 296 |
|XCV200 |236 666 |28x42 |5 292 |284 |57 344 |75 264 |
|XCV300 |322 970 |32x48 |6 912 |316 |65 536 |98 304 |
|XCV400 |468 252 |40x60 |10 800 |404 |81 920 |153 600 |
|XCV600 |661 111 |48x72 |15 552 |512 |98 304 |221 184 |
|XCV800 |888 439 |56x84 |21 168 |512 |114 688 |301 056 |
|XCV1000 |1 124 022 |64x96 |27 648 |512 |131 072 |393 216 |

Созданное на основе опыта, приобретенного при разработках предыдущих серий FPGA, семейство Virtex является революционным шагом вперед, определяющим новые стандарты в производстве программируемой логики. Сочетая большое разнообразие новых системных свойств, иерархию высокоскоростных и гибких трассировочных ресурсов с передовой кремниевой технологией изготовления, семейство Virtex предоставляет разработчику широкие возможности реализации быстродействующих, большой логической емкости цифровых устройств, при значительном снижении времени разработки.

3. Обзор архитектуры семейства Virtex

Основными особенностями архитектуры кристаллов семейства Virtex являются гибкость и регулярность. Кристаллы состоят из матрицы КЛБ
(Конфигурируемый Логический Блок), которая окружена программируемыми блоками ввода-вывода (БВВ). Все соединения между основными элементами (КЛБ,
БВВ) осуществляются с помощью набора иерархических высокоскоростных программируемых трассировочных ресурсов. Изобилие таких ресурсов позволяет реализовывать на кристалле семейства Virtex даже самые громоздкие и сложные проекты.

Кристаллы семейства Virtex производятся на основе статического ОЗУ
(Static Random Access Memory — SRAM), поэтому функционирование кристаллов определяется загружаемыми во внутренние ячейки памяти конфигурационными данными. Конфигурационные данные могут загружаться в кристалл несколькими способами. В ведущем последовательном режиме (Master Serial) загрузка осуществляется из внешнего ОЗУ и полностью управляется самой FPGA Virtex. В других режимах управление загрузкой осуществляется внешними устройствами
(режимы Select-MAP™, подчиненный-последовательный (Slave Serial и JTAG).

Конфигурационные данные создаются пользователем при помощи программного обеспечения проектирования Xilinx Foundation и Alliance
Series. Программное обеспечение включает в себя схемный и текстовый ввод, моделирование, автоматическое и ручное размещение и трассировку, создание, загрузку и верификацию загрузочных данных.
3.1. Быстродействие

Кристаллы Virtex обеспечивают более высокую производительность, чем предыдущие поколения FPGA. Проекты могут работать на системных частотах до
200 МГц, включая блоки ввода-вывода. Блоки ввода-вывода Virtex полностью соответствуют спецификациям PCI-шины, поэтому кристалл позволяет реализовывать интерфейсные схемы, работающие на частоте 33 МГц или 66 МГц.
В дополнение к этому кристаллы Virtex удовлетворяют требованию «hot-swap» для Compact PCI.

К настоящему времени кристаллы полностью протестированы на «эталонных» схемах. На основе тестов выявлено, что хотя производительность сильно зависит от конкретного проекта, большинство проектов работают на частотах превышающих 100 МГц и могут достигать системных частот до 200 МГц. В Табл.
2 представлены производительности некоторых стандартных функций, реализованных на кристаллах с градацией быстродействия '6'.

В отличие от предыдущих семейств ПЛИС фирмы «Xilinx», в сериях Virtex™ и Spartan™ градация по быстродействию обозначается классом, а не задержкой на логическую ячейку. Соответственно, в семействах Virtex™ и Spartan™ чем больше класс, тем выше быстродействие.

4. Описание архитектуры

4.1. Матрица Virtex

Программируемая пользователем вентильная матрицу серии Virtex показана на Рис. I. Соединение между КЛБ осуществляется с помощью главных трассировочных матриц — ГТМ. ГТМ — это матрица программируемых транзисторных двунаправленных переключателей, расположенных на пересечении горизонтальных и вертикальных линий связи. Каждый КЛБ окружен локальными линиями связи (VersaBlock™), которые позволяют осуществить соединения с матрицей ГТМ.

Таблица 2. Производительность стандартных функций Virtex-6

|Функция |Разрядность [бит] |Производительность |
|Внутрисистемная производительность |
|Сумматор |16 |5.0 нс |
| |64 |7.2 нс |
|Конвейерный умножитель |8х8 |5.1 нс |
| |16х16 |6.0 нс |
|Декодер адреса |16 |4.4 нс |
| |64 |6.4 нс |
|Мультиплексор |16:1 |5.4 нс |
|Схема контроля по |9 |4.1 нс |
|четности | | |
| |18 |5.0 нс |
| |36 |6.9 нс |
|Системная производительность |
|Стандарт HSTL Class IV | |200МГц |
|Стандарт LVTTL | |180МГц |

|DLL |Блоки ввода-вывода (БВВ) |DLL |
|Блоки| |Versa Ring | |Блоки|
|ввода| | | |ввода|
|-выво| | | |-выво|
|да | | | |да |
|(БВВ)| | | |(БВВ)|
| |Ver|Бло|Матрица КЛБ |Бло|Ver| |
| |sa |чна| |чна|sa | |
| |Rin|я | |я |Rin| |
| |g |пам| |пам|g | |
| | |ять| |ять| | |
| | |Versa Ring | | |
|DLL |Блоки ввода-вывода (БВВ) |DLL |

Рис. 1. Структура архитектуры Virtex.

Интерфейс ввода-вывода VersaRing создает дополнительные трассировочные ресурсы по периферии кристалла. Эти трассы улучшают общую «трассируемость» устройства и возможности трассировки после закрепления электрических цепей к конкретным контактам.

Архитектура Virtex также включает следующие элементы, которые соединяются с матрицей ГТМ:

• Специальные блоки памяти (BRAMs) размером 4096 бит каждый.

Рекомендуем скачать другие рефераты по теме: оформление доклада, реферат китай курсовые работы, реферат по физкультуре.





Предыдущая страница реферата | 1  2  3  4  5  6  7  8  9  10  11 | Следующая страница реферата